1、关键路径是指设计中从输入到输出经过的延时最长的逻辑路径。
2、优化关键路径是一种提高设计工作速度的有效方法。
3、从输入到输出的延时取决于信号所经过的延时最大路径,而与其他延时小的路径无关。
4、在优化设计过程中关键路径法可以反复使用,直到不可能减少关键路径延时为止。
5、EDA工具中综合器及设计分析器通常都提供关键路径的信息以便设计者改进设计、提高速度。
© 版权声明
本信息内容为用户上传,不代表本网观点。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。 如遇侵权请及时联系本站删除。
相关文章
暂无评论...